FPGA缱绻有别于DSP和ARM系统【RBD-472】プライド粉砕レイプ 標的、美脚パーツモデル ASUKA，比拟之下较为生动息争脱。主如若缱绻构念念好专用管脚的电路，通用I/O的贯串不错自己界说。因而，FPGA电路缱绻中会有一些独有的设施省略参照。

FPGA管脚兼容性缱绻　FPGA芯片在采取时要尽可能挑选兼容性好的封装。那么，在硬件电路缱绻时，还要考虑到怎么兼容多种多芯片的贫苦。比如，EP2C8Q208C8和EP2C5Q208 这两个规格型号的FPGA。其芯片仅有十几个I/O管脚界说是不一样的。在EP2C5Q208 芯片上，这几个I/O是通用I/O管脚，而在EP2C8Q208C8芯片上，它们分歧是电源和地信号。为了能确保两个芯片在相通的电路板上皆能责任，咱们就要依照EP2C5Q208 的纪律 来把相匹配管脚贯串到电源和地平面。由于，通用的I/O省略贯串到电源或地信号，但是电源或地信号却不行以手脚通用I/O。在相通封装、兼容多个型号FPGA的缱绻中【RBD-472】プライド粉砕レイプ 標的、美脚パーツモデル ASUKA，一般圭臬即是依照通用I/O数目少的芯片来缱绻电路。依据电路合理布局来分派管脚功能　FPGA的通用I/O功能界说不错依据需求来详情。在电路图缱绻的设施中，假如不错依据PCB的合理布局来相对应的移动旨趣图中FPGA的管脚界说，就不错使后期的走线责任更圆满。比如，SDRAM芯片在FPGA的左边。在FPGA的管脚分派时，应当把与SDRAM联系的信号分派在FPGA的左边管脚上。那样，就省略确保SDRAM信号的走线间距最短，竣事最佳的信号好意思满性。FPGA预设测试点　现阶段FPGA提供的I/O数目愈来愈多，除开不错空闲缱绻需求的I/O外，也有一部分剩余I/O莫得界说。这些I/O省略手脚预留的测试点来使用。比如，在测试与FPGA持续的SDRAM责任时序情况时，用示波器精准测量 SDRAM联系管脚会很难。况兼SDRAM输出功率较高，平直精准测量会引入附加的阻抗，影响SDRAM的平方责任。假如FPGA有预留的测试点，省略将测试的信号从FPGA里面专指到预留的测试点上。那样既能测试到这种信号的波形，又退却易影响SDRAM的责任。假如电路测试历程中发觉必须飞线才不错惩处问题，那么这些预留的测试点不错 手脚飞线的过渡点。